请教！关于SI的一块板子我该如何去做(能不能置顶两天）

如题！本人LAY一块8层板，但可以改成6层（如图，偶认为）但改过之后怎样才能折中一下呢！

简要说一下板子的信号：1.必有两层信号层2.SDRAM的信号正常工作的时候约有100M（除去谐波），3.要过EMI（黄色地方有重要信号及高速信号），4.背面少布零件少起线（但有些东西　　　　　                                       受机构限制必须放背面）5.其中一层信号较多，另一层信号没有少许空间（不好意思走线层不便上传）

本人暂想这样规画请高手看看如何：1.TOP1（正面零件层基本不可以走线），

　　　　　　　　　　　　　　　　2.POWER（可能VBAT有部分可能要走这一层，VCOR全部走这一层， 要换层的地方有标识）

　　　　　　　　　　　　　　　　3.SIG3（有100M的SDRAM，及怕干扰的线），

　　　　　　　　　　　　　　　　4。GND4，

　　　　　　　　　　　　　　　　5.SIG4（100M的线较少 一 点，因为这一层DATA较少，且线较短，还有一部分ADD线），

　　　　　　　　　　　　　　　　6.BOT6的所有走线如图（测试点必须 放一面，所以请不要评论走线等问题，GND要全面铺铜，请不要评论蓝色的走线）

还有想问一下，FM的天线到FM芯片的线走多少合宜（如白线所画）

先谢谢了！

叠层不好吧，不对称，怕有问题得，应SGSSGS,底层覆电源

谢谢楼上的，

刚才和一位朋友讨论了，觉得　TOP（GND）/GND/S/VCC/S/BOT（GND）　这种叠层会比较好！

对于对衬这个问题，因为板边全部是铺铜，所以这个可能要舍！

我想知道你把电层放在第4层而不是第5层的理由是什么?TOP(GND)/GND/S/S/VCC/BOT(GND)这样不好吗?

我在TOP层下GND的理由是因为你大部分器件都放到了TOP层,二个信号层(内层)放到相邻的位子,在布线的时候尽量不要走平得线,VCC和BOT(GND)相邻使电源到地的间隔最小(因为你说BOT层基本不会有什么器件,所以可以考虑大量铺地.)

我有几个问题:

 你用电源把二个信号层隔开的理由是什么,为什么考虑那么做?是不是为了SDRAM的信号要过EMI要求?还是前一版测试的结果不是很好?

我没做过射频方面的版子,对于FM不是很了解.

以上只是我的个人关点,希望和大家讨论.

前三层按普通布板方式应该不会有争议的

（不是埋盲孔，且第三层信号较多，TOP层有CPU等许多重要的器件，按常规的布法应该是这样子的，但为什么这样子，怎么说怎么有理由，不知道哪位DX能帮忙总结一下）

那么也就是说后面的三层怎么叠就会出现如我所叠的和楼上所说的争议了，

（其实这是第一版，本来偶已经布好了，但是现在又要改一些东西，不过是原理图要等IC一厂商确认，这一等等了一个多月，好像还不是急的样子）

从我给出的图中可以看的出BOT层可以给出一个比较好的防止EMI辐射的平面！，从我在小画家画的图中可以看的出SDRAM也有良好的回流路径！

但是有一点，VCC到GND就出现了问题，而且问题不是太严重，在但是要满足20H可能就不如楼上所说的，其实本实测了一下，板厚1MM，GND内收20MIL，VCC为60MIL的情况下，基本上没有辐射出任何一点东西（仪器的精度应该还是可以的），在相同叠层结构下，少了一层电源（也就是如图所示的粉色的电源）和地，但些板可内收80MIL也就是说辐射出来的东西不会增加多少（此板为1MM）

对于楼上的提问偶的观点是SDRAM是高速信号线（虽些板不谐波时为100M以上一点），但些板是手持GPS，对EMI的要求也不会很低，且按高速设计理论（板子工作频率在50MHZ以上，占板子的1/3就算）来说也应该按高速板来布线，况些板正常工作的时候会出现在500M的谐波，线长最长有4500MIL！所以偶想用其它分层方法，看能否对减少EMI有没有好处！

所以偶也想问几个问题：正常工作百M的东西为什么会出现超过500M的谐波呢，谐波是怎样出现的，在布板的时候怎样抑制！

TOP层下为什么要用地层?是吧。这是我以前听别人说过的一个理由（不知道能不能适用）：那是因为大多人习惯于把器件都放在TOP层，对于器件比较多的一层，在下面跟地层的目的是为了让该层上的器件也有一个比较靠近的参考地。

我对20H法则还不是很了解。

如果考虑SDRAM是高速线的话，也许4500mil太长了点。看看datesheet上有没有走线的要求。我接触到好多project，SDRAM根本就不当高速信号线来处理的。

对于谐波的分析，我想最好是在频域下去分析，而不要在时域上分析。我想你说的工作百M的东西应该是时域上的百M，500M的谐波应该是频域上的谐波，请将他们转换到同一域再做分析，应该是把时域信号变换到频域，至于怎么会出现超过500M的谐波，我想把那个时域信号变换到频域，你就会发现会有高于500M的谐波分量了，只是这个分量很小，如果这个信号通过一个网络，500M的谐波被放大了，其它的谐波被衰减了，这就成问题了。通过的这个网络也许就是你的传输线模型。也就是你在PCB上的实际走线方法和拓朴结构。

怎么样抑制?我也不太了解。因为对于SI和EMI很多情况下不是调整一个参数就能解决的，我对这方面的了解也不够，学习ing。

dddddddddd

谢谢楼上的各位，长知识了。

ding！

但是俺感觉这个power gnd的距离有点远，不利于去耦哈，这个也对EMI有影响地，对么。