请教一下fpga与ddr的接口

用的是xilinx的virtex2pro和三星的k4h511638c，想请教下做过类似设计的朋友，这两个片子连接后需要加多少匹配电阻啊?是不是每个选通、数据、地址、时钟信号都要加双端的50欧并联端接电阻?靠近FPGA这边的匹配电阻可否用DCI实现，靠近DDR内存那边的电阻是不是得一个个加，那样布线太困难了吧，请大人们指点。

自己顶一下，研究了半天，发现DCI能分别对付25欧串联和50欧并联，但是不能同时解决双向信号的匹配问题。想请教大家DDR中的双向信号是如何匹配的，还有就是DDR那一端没有DCI类似的功能，是否需要自己一个个加上电阻?

建议仿真决定.

根据我的了解数据信号的串联匹配是可以去掉的.地址信号最好不要去掉.

想这种问题最好用仿真决定

非常感谢，想再请教一下，我是第一次用mentor wg设计，以前也没做过仿真，想问下各位前辈应该用什么软件和模型来做上面那些问题的仿真，再次感谢。

再顶一下，希望高手指点，谢谢了。