Cadence仿真眼图

关于Cadence仿真眼图问题

1、我注意到DDR内存条上的差分线都并接了匹配阻抗，我在做PCB时，在加和不加电阻的情况下作了仿真，发现加了匹配阻抗后眼图高度减小了很多，而且明显向左偏移了，这是为什么啊?

2、还可以看到低电平判决线正常，而高电平判决线是断续的，这是为什么啊?

3、Eegapple曾说眼高大，说明ring, overshoot，ground bounce 等方面的指标好，为什么加了匹配阻抗这一性能反而降低了呢?

把图贴上看看

新的DDR标准中是有终端匹配的设置的，这样可以免去布线上的诸多限制。

不知道你的仿真模型库是不是对的?

如果你的器件是 ddrii标准，请先看模型是否已经有包含端接电阻；

再已经有100欧姆端接电阻的模型中，又增加了一个100欧姆端接电阻模型，相当于100欧姆并联＝50欧姆，对于电流驱动型差分信号，幅度当然降低大概1半了；

o ,我好象明白一些了,谢谢诸位了！

请问怎么贴图片啊?我怎么不能贴啊！