微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请问蛇行走线的问题!

请问蛇行走线的问题!

时间:10-02 整理:3721RD 点击:
请问在高速电路设计中,哪些走线要走蛇行线?希望给点解释。谢谢!

需要做延迟控制的场合,要用到蛇形线,通过绕行达到一定的长度要求。

蛇行线有两个参数:蛇行段间距S和蛇行段长度L,一般的建议:

1、S不小于蛇形线到参考层距离的3倍,不小于3倍线宽;2、L小于信号上升时间的1/6,1/10更好。

以下是引用winworm在2004-6-10 22:15:11的发言:

1、S不小于蛇形线到参考层距离的3倍

我是新手....我想知道这里的参考层指的是什么...谢谢...

GND、电源层都可以做为参考层,是计算特性阻抗必须的条件。

举例 像cpu的data线,ddr,ide,scsi,agp等 , 主板上的

以下是引用bjstar在2004-6-11 14:33:27的发言:举例 像cpu的data线,ddr,ide,scsi,agp等 , 主板上的

是只要数据线吗,地址线要吗?还有一些控制线,例如-IOR、-IOW等要吗?

还有由时钟芯片向各个芯片提供的时钟,如CPU、南桥、北桥等,它们的时钟也要做时钟匹配吗?

一般来说,data线都要等长的,address和command信号要将误差控制在一定范围内就行,时钟信号一般都有长度的规定的,像ddr部分的时钟信号,由于其他信号都要以它为标准,所以必须等长,两个channel一共6对clk信号,每对走differential

L小于信号上升时间的1/6,1/10更好

我不太明白,可否解释一下~~~

蛇行线有两个参数:蛇行段间距S和蛇行段长度L,一般的建议:

1、S不小于蛇形线到参考层距离的3倍,不小于3倍线宽;
2、L小于信号上升时间的1/6,1/10更好。

不是很明白,能否举例说明?

弱弱的问:怎么才能让它们等长?

因为蛇形走线会引入更多的串扰,通过控制每一段蛇形走线的长度,来避免引入过多的串扰

不错

路过,顶一下

也路过,同顶

走过路过!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top