有人知道这个问题怎么解决么？

共有96路，1.25G的差分信号对。想接入一片FPGA中，使用FPGA的普通差分对输入管脚。

但是因为FPGA的普通差分输入管脚只能达到800M。

所以，请问是否有一种芯片，能够把一路1.25G的信号，分频成两路信号，速率降一半，并且，这个芯片的封装形式具有多个这样的处理单元，这样就可以节省芯片个数，否则就需要96个这样的芯片。

或者各位能够有更好的解决方案?

期待中。

分频可以降低数字信号速率?没听说过！

如果是1.25Gbit/s数字信号基带信号,只能通过复分接的方法来降低速率。

1。25G应该是射频了，这么高速率的数字信号很少直接基带传送的。不知道小编是什么板?什么功能?

楼上的说的对，不是分频，是复用分接的方式来降低串行速率。

那有什么建议么?或者是否有这样的芯片?