求救：为什么主板上两个DIMM条同时用工作不稳定呀？

主板上有两个内存插条，插一个没问题，插两个64M的也没问题，插两个128M的工作就不稳定，为什么呀?其中，数据线、地址线、控制线等长，时钟线等长并且加宽了

求各位大侠帮帮手，指教一二

负载电流加大了一倍，我觉得这与功耗有关系

另外：你匹配的电阻是多大的?阻抗要求多大啊?

不同的内存条，特性不一样，设计余粮也不一样。

你需要在满负载下做一下仿真，确定是驱动能力的问题，还是时序的问题。

小编说的对，我们这块主板只是不能兼容一个牌子128M的内存，其它的还都行，而且在示波器上观察到这个牌子的内存波形也比其他牌子的要差一些，说明我们的产品兼容性还是差一些。

另外：我们现在有现成的产品，可以不用仿真确定是驱动能力的问题还是时序的问题吗?因为我们的IBIS模型不全，而且找不到内存的EBD文件。我们在板上给到内存的时钟线飞线，延长2个inch后可以解决问题，但是却找不到理论依据，芯片的guideline上要求时钟线长是1——4inch，我们在飞线前已经做到2。8inch左右了，却还是不稳定，郁闷！

首先确定是否是64M的是单面内存，128M的是双面内存?

这应该是时序的问题，主要是地址、控制信号的重负载造成建立时间裕量不足。

延长时钟线的可以做一定的补偿，但是时钟线也不能过长，可能会对数据信号的读写，尤其是 读 造成一定的时序问题。

不同的内存的PCB板设计，芯片选择有差异，可能导致情况好坏不一。

请问一下，你们的板子是用了什么chipsets?如果你via或者sis的chipsets话，会有个clock buffer for DIMM clock，clock buffer 会有两个信号，buffer clock in /buffer clock out,这个buffer clock out(为北桥的clock in )必须为 DIMM clock+2''(DCLKI = DCLKx + 2 "),buffer clock in 应该尽量短。

如果已经遵守这个规则的话，也有可能出现你这样的问题。你可以调节buffer clock out的串行电阻和decoupling 电容，应该可以解决这个问题。

这个问题的root cause主要是 the clock of clock buffer feedback to northbridge 必须和北桥的host clock 同步。

要不然会出现memory不稳定，甚至是detect不到memory，小弟就遇到过detect不到memory。而且跑100Mhz,133Mhz,200Mhz的情况都不一样！

多谢楼上的各位，我们用的是VIA的CHIPSET，已经遵守6楼所讲的规则，我们会试试调节电阻和电容值，谢啦，各位！

高手！楼上各位都是在那家电脑公司上班呢?相交各朋友！

我在深圳这边，也是做主板方面的，具体是做笔记本的！

可以mail to guizm@topstardigital.cn

asdfasdf

ding

当原理可以通过，仿真也可以满足而问题依然存在时，可能否从PCB板的设计方面考虑（布线，工艺，板材料等）