多负载的菊花链 布线问题

Hello,

 小弟最近不一个6层板子，CPU的静态总线接口32位的 输出电平LVTTL 3.3V/240mA

问题是我的静态总线上挂了5样东西，依次是SRAM, USB, Ethernet,Flash,CPLD

我想问问达人们，这样做会不会有危险，还有IBIS模型都没有，做不了仿真怎么办

需不需要加终端电阻?

THANKS IN ADVANCE

自己顶一下 希望有达人 不吝赐教

加buffer吧！

大哥 加什么buffer? 245之类的?

我想请教一下 我用什么buffer ,如果不用buffer是不是在菊花链的最后端点加电阻,这个电阻该怎么加,上拉还是下拉,还是串联

数据线加245，地址线加244；可以加在SRAM、FLASH后面。

是在dainsy chain最后剩出的线尾加上下拉电阻，r = z，z是主线的impedence

加buffer的话楼上的说得可以了，就是地址线单向数据线双向，注意选择芯片速度和电平 就行了

提高驱动就要上拉巴

或者串入射击跟随器作为简单buffer

谢谢

专业承接高速多层PCB设计，软件PROTEL，POWERPCB，ALLEGRO均可，设计效率高费用低，成功率高。提供高速PCB免费咨询，及设计指导服务。