请教8层板分层设计以及４片内存~`

8层较好的分层结构

1 信号 2 POWER 3 4 5 信号 6 GND 7 8  信号

可是哪一层步重要线比较好呢?

ＲＡＭ　地址线和数据线要求等长的范围是多少呢?１３３Ｍ

头衔：Mentor先锋

等级：小编

威望：6

文章：

3175同组等长，不同组误差控制在500mil内，地址线和数据线可以不用等长。

不是很明白Mentor同组的意思?

等

不太清楚你做的是关于什么用途的班子。

一般我觉得8层板是四层走线层，四层电源和地层。并且均匀分布。例如1--signal,2--gnd,3--signal,4--power,5--power,6--signal,7--gnd,8--signal.然后像RAM这种比较重要的data,address大部分可布在内层走线层。

如果一定要象你这样分层，认为布在5，7比较好些把，因为至少它的参考平面是个完整的GND.使得他的回流路径的阻抗低。

至于第二个问题不太清楚，应该根据你的impendence,timing,stackup, 做个仿真吧。

再请教，我使用的是PADS

仿真是否使用HYPERLYNX 比较好呢?

对于仿真接触的很少，以前扳子频率低

现在做的这个是ARM255的一款，能否赐教仿真工具如何学习，使用那一个更为妥当?

8 Layers (6 routing) S1 S2 G S3 S4 P S5 S6 高速信號放在S2-S3。較差之電源阻抗
8 Layers (4 routing) S1 G S2 G P S3 G S4 最佳之EMC

等长的要求要看Spec。还要根据板的介电常数和叠层来计算。

8 Layers (4 routing) S1 G S2 G P S3 G S4 最佳之EMC

?三层地?

要达到最佳的信号完整性效果，要保证任何一个布线层都有一个相邻的参考平面，电源层要同地层相邻。

S1 G S2 G P1 S3 2 S4 这种可否，同时对P2进行分割，可以走线同时又有电源~

从小编提出的层叠设计，我认为不好，我们设计的PCB板，要保证不会有后患;层叠不对称会出现PCB板翘曲、立碑等。