我再次真诚的请教QDR

在对QDR布线时,时钟,地址,数据的等长范围是多少啊?和工作频率有关系吗?

用什么样的时序关系或公式来确定他们三者之间的布线长度差呢?

谢谢了！

还在锻炼哦

QDR的设计可以参考Cypress主页上的相关设计指导。

长度关系与时序参数有关（有的芯片给出的参数需要扰线处理），如果是都是标准接口，则等长处理就行，等长范围没有确定的值，严格点容

差就大点，宽松点容差就小些，比较稳妥的是+/-50mil。

时序关系要看其时序图来确定，基本方法都相同，不是common clock就是源同步，解不等式就行了。

如果非要看什么资料的话建议查看《高速数字设计》或《高速数字系统设计》

回答的比较精辟。呵呵

感谢3楼,呵呵