SDRAM在110M下跑程序很容易死机

偶的板子已经做好了，做过阻抗测试，误差大概在13％，要求是10％以内，目前的现象是SDRAM在110M下跑程序很容易死机，把SDRAM的CLK下调到94M左右就只是偶尔死机，地址线因为板子密度问题没做等长设计，但友33殴电阻匹配，SDRAM_CLK走线上串接一个10殴的电阻，请教大侠可不可以通过调整CLK走线上的电阻来解决死机的问题！?

仿真一下哈，10欧姆太小了吧

要看实际的情况，如果是地址线之间的差大于了建立时间的要求的话，调整时钟也是没有用的。否则可以有效，但是90M和其他频率不一定可以通过。

估计等长的要求比阻抗匹配还关键

等长都不做?

请把PCB发给我看看：ICHANGYONH0760@163.COM">LICHANGYONH0760@163.COM

  我将会传我的设计

问题可能出现在两个方面：1：时序上面，这也许是最大的问题，由你说的现象，通过降频的方式可以让系统比较稳定的工作，如果你继续向下降频，如果是明显的不会死机的话，你就开始抓几个信号波形。特别是对比一下110M死机情况，与不死机的情况下，看看信号质量有多大的区别，如果差别不大的情况下，可以肯定是你的时序方面问题。

  2：信号质量，在110M看看，排除1的情况下，那你得看看的信号setup time ;hole time;undershoot;overshoot,Trise，Tfalling 等还有就是margin有多大。测试这些参数你可以选择时钟信号，以及你众多数据信号线中最长的那根做为测试对象。

通过上面的故障分析，我想问题应该可以定位了。

好运！

不错,顶一下！感谢小编！

SDR跑100多M要求不算高啊

你调整一下CLK的相位试试。

呵呵

如果LZ问题解决了也请贴出来给大家借鉴借鉴哈

先用示波器量信号, 然后再对照datasheet查找问题, 找到时序上的问题后, 再查找PCB上的对应布线进行补救再测试是否OK, 如不能在这一板上补救搞定, 只能再布一板PCB了.

如果是时序的问题，我觉得改版的可能性很大。不过不要急于改版，先在这块板上多找找问题，找到了在下一版改正，这样会更好一些。

呵呵

楼上的说的不错