微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教内存的命令信号上升下降时间过长,可能是什么引起的,谢谢

请教内存的命令信号上升下降时间过长,可能是什么引起的,谢谢

时间:10-02 整理:3721RD 点击:
请问内存的命令信号上升下降时间过长,可能是什么引起的,谢谢

自己顶上去,没人帮忙吗?

应该是输出的负载电容大的原因。

输出的负载电容?什么意思

如果你在你的信号线上增加过RC滤波电路,或者是并联了电容的,你可以适当的将这些值减少看看。

看看你的線路加了什麼元件

看看你的線路加了什麼元件,RC 或C 先拿掉試試看,如果無效,可能會是IC本身或是訊號在板子上的寄生電容效應

这样的一般是DDR 的controller 内部的容性偏大造成的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top