关于总线设计SI方面的问题

假设在一个嵌入式系统中, CPU通过数据总线D[0..16] 与外围的高速设备如SDRAM1, SDRAM2以及FLASH1, FLASH2等低速设备通讯. CPU与各外设之间总线通讯为双向, 各外设相互之间不通讯. 不与CPU通讯的外设为高阻态.

现在有如下问题:

1) 总线的网络拓扑结构: 星型? CHAIN? 还是其它?

2) 什么时候需要用总线隔离芯片诸如16245之类将CPU, SDRAM1, SDRAM2等高速设备组及FLASH1, FLASH2等低速设备组进行划分?

3) 假设总线拓扑结构为CHAIN, 顺序为CPU->SDRAM1->SDRAM2->FLASH2->FLASH2. 那么如何加阻抗匹配?

4) 在仿真之前的原理设计阶段如何确定这些因素?

对SI方面不熟悉, 请大家指教. 谢谢！

1)chain比较多。

2）16245是带使能端的Transceiver还是Buffer?(有点忘了)，以前我在一个原参考设计中加了Buffer的去掉也照样可以工作，所以也想知道，到底需不需要加。

3）4）不是很清楚，也想知道。

我觉得这个比较好

CPU->SDRAM1->SDRAM2

CPU-->隔离芯片->FLASH2->FLASH2