微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 各位大侠,我有个DDR的设计请大家参考一下 可不可行

各位大侠,我有个DDR的设计请大家参考一下 可不可行

时间:10-02 整理:3721RD 点击:
 各位大侠,我有个DDR的设计请大家参考一下 可不可行

DDR1 和DDR3 是共享DQS DQ CAS WEN 的,但不共享CS
DDR2 DDR4 是共享DQS DQ CAS WEN的,

DDR1和DDR2共享一个CS, DDR3,DDR4也一样

我的意思就是想把32位的DDR,通过这种方法扩大一倍

可不可以实现? FPGA的接口, 非DIMM SODIMM


顶一下 自己

如果ㄧ次存取32bits ,DDR1,2 同組  ,DDR3,4同組 ,CAS0 and WE0 for DDR1,2

CAS1 and WE1 for DDR3,4

我上图画的就是这个意思

我想问问 这样会不会有问题

应该没有问题,我这么实现过

那64位数据需要读写2次了?低32放DDR12,高32放DDR34,还是其它的?不是很明白。

也想知道

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top