Q:PCI 和 PCI -E 的LAYOUT 應注意的地方

請問各位先進,PCI 和 PCI -E 的LAYOUT 應注意的地方

(TIMING AND 阻抗匹配>>訊號反射....) 

 要看Intel的黄皮书

timing不用太多考虑，PCIE spec运行lane与lane之间的skew最大值为20ns，so...

PCI地址和信号线大多是菊链式连接。时钟最高也就是133M，不需要考虑太多，在CPCI布线时，一般只要把时钟线等长即可。PCIE是串行信号，走的是星形的点对点差分方式。个人认为只要按PICMG规范中的规则走就可以了。