微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教,sdram时钟线问题

请教,sdram时钟线问题

时间:10-02 整理:3721RD 点击:

   

请教,我作的高速sdram,四片(4个8位的构成一个32位)要求时钟线等长,有人告诉我说4片时钟线串联,在最后一片上加上拉或下拉电阻 ,是怎么会事.这种做法时钟能上到多少啊,我想弄百兆左右的

 

   谢谢,

    ming_2100@163.com

我认为还是接成星形比较好,这样才能做到时钟线等长。

告诉我说4片时钟线串联,在最后一片上加上拉或下拉电阻

这样可以吗?不行吧。

我觉得你还是使用时钟分发芯片吧

菊花连结构可能无法跑到百招

在末端加电阻我觉得就是为了阻抗匹配,在每个时钟源端加串行匹配电阻是一样的

做远端分支。并且结构对称!

菊花链的话,最前面的时钟由于反射,过冲会很大!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top