微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请问时序问题,DQ对CLK的setup,hold time 出现问题,应该找谁的问题?是什么原因引起

请问时序问题,DQ对CLK的setup,hold time 出现问题,应该找谁的问题?是什么原因引起

时间:10-02 整理:3721RD 点击:
请问时序问题,DQ对CLK的setup,hold time 出现问题,应该找谁的问题?是什么原因引起的?

什么是DQ?

应该找硬件工程师的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top