微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > PADS技术问答 > Powerlogic5.0导入原理图出警告

Powerlogic5.0导入原理图出警告

时间：10-02 整理：3721RD 点击：

因要用到5.0版本，从2005导出低版本再用logic5.0导入时出现警告，说超出设计（如下图），无法另存，是什么原因！求教！谢谢！

上一篇：有没有画MP3 PCB的高手，请帮我看看这个MP3怎么布局，布线！
下一篇：对一个用pads设计的pcb进行voronoi分析

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top