微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 有没有知道PADS里Layout里有测试点,logic没加,在logic与Layout比较不同时测试点不被

有没有知道PADS里Layout里有测试点,logic没加,在logic与Layout比较不同时测试点不被

时间:10-02 整理:3721RD 点击:
有没有知道PADS里Layout里有测试点,logic没加,在logic与Layout比较不同时测试点不被比较出来,怎么设置Layout?

看你这个测试点是什么属性,如果是器件的话,要将这个器件的PART TYPE 的属性中的ECO 去掉,比如的时候就不会被比较。如果是VIA 做成的测试点就没这个问题了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top