powerlogic原理图问题

在PADS中的powerlogic中画原理图时发现一个问题，

就是没有像ORCAD中一样检查原理图。

难道就不用检查原理图吗?怎样确定在POWERLOGIC中画原理图就是正确的呢?

请高手指点。谢谢了！

就是

想办法在PADS LAYOUT 里画出没有信号的空线段trace，注意不是无网络的SHAPE

试试看

谢谢小编分享！谢谢小编分享！谢谢小编分享！谢谢小编分享！

要通过与PCB同步来检查，有网络端口的要显示出页符来，没页符的可能就是没连结的网络了，这确实不方便，还是ORCAD好

好像没有检查的
不方便