DDR2的布线问题 请高手指教
时间：10-02
整理：3721RD
点击：
DDR2的数据线布线时 是不是只要保证同一字节内DQ DQS线等长就可以了?
两层板的话，包地很重要。
一般高频率的板子走等长。
clk/clkb差分线长度小于4000mil
所有地址及控制信号长度相差范围+/-750mil
同byte lane DQS/DQM within +/-200mil
trace 阻抗60ohm+/-10%
trace 与trace间距保持3倍线宽，有效抑制串扰。（另外一种做法，如top to ground厚度为5mil，则trace间距至少为15mil。）
DDR2基本上不会做两层板。
谢谢楼上两位兄台！
同一字节同层?很难做到呢。