哪位用LOGIC的电路图软件的，发现一个问题。

有没有用LOGIC的朋友啊，有没有发现转网表的时候，LOGIC的电路图会把BGA的封装的PIN 位改变呢，

应该是对不上PCB封装的PIN位吧?我的也是同步PCB时会改引脚顺序，后来改了好久才改好。应该是元件的MAP没有对应好。在LOGIC里是按顺序来的，但PCB里引脚不连续引起的。