微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > logic往layout导网表的时候出现的问题!

logic往layout导网表的时候出现的问题!

时间:10-02 整理:3721RD 点击:

logic往layout导网表的时候net list errors:

Part Type CS4334 has the following gate pins that do not match to the Library part:
 (8 5) (7 6) (6 7) (5 8).
Non matching Part Type CS4334 is used by the following parts:
 U23.

请教这是什么原因?这些报错的元件封装也都能导入到layout里也有网络。谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top