原理图改动较大时,如何ECO到PCB

原理图是用PADS Logic画的,网表到PCB,已摆好元件,工程师又来个改变较大的原理图,

我使用的方法:

                     1 旧的原理图重新改成新的原理图,再ECO到PCB,这样工作量很大

                      2 新的原理图直接ECO到PCB,这个方法好像不行

有什么好的方法,让我的布局不更改,而只改变更新过的?

这里先谢热情帮助的人，舍得时间去解决对他们来说鸡毛皮的事！