在PADS中,大家怎么确保走线100%连通的？

在PADS中,大家怎么确保走线100%连通的?

在 Pads Logic 的网络表导出到 PADS PCB！

到了PCB怎么检查走线全部完成呢?

tools-verify design-connectivity

那么file-report-statistics中的unrouted是否一定是0?

不一定，因为有些线可以不连的，比如PE。

有没有遇到这种情况呢:

tools-verify design-connectivity::no error

但是file-report-statistics中的unrouted不是0?

那就不知道了，我没用过report

我问过老师，可能是铜皮连上了没有拉线的地方！