讨论 导ECO问题

我们要修改PCB文件,

经常要用到的对比两个原理图,而后输出ECO文件,

再到PCB里面导入ECO文件,经常会出现导入后,会把你地上的过孔删掉,

不知道大家有没有遇到过这种情况，有没有解决的办法．

是普通的过孔,而且是锁定的,

你那过孔是不是一个元件啊．

不是

你直接在原理图里使用eco　to　　pcb，这样试下，不知道行不行．你的问题我还真没碰到过．

我也遇到过，就是周围打了好多VIA，属性是地，但是在改版的过程中ECO之后，就会丢掉一部分，大家怎么解决的?

期待解决！

我也碰到过该问题,没有很好的解决办法,期待高手的指教

我也碰到过,只有一个个地在添加在期待高手的指教.