微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > logic到layout网表出错

logic到layout网表出错

时间:10-02 整理:3721RD 点击:

从logic到layout时出线下列错误:
Reading file --  d:\PADS Projects\padsnet.asc
No decals assigned for part type SWT1

SW1     SWT1@SWITCH-4
*Part name not found SW1
U1.G4 U7.2 SW1.1
*Part name not found SW1

**INPUT WARNINGS FOUND**

但是我的SW1的封装是正确的,而原理图中有个SW3,和SW1的各种属性设置是一样的,但是SW3导通了,SW1发生错误。求高人给出解释。

PART TYPE-----CAE DECAL & PCB DECAL, 建立起对应的关系.

在原理图选中SW1

右键-存储到库里

再导

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top