微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 请问:POWERLOGIC中的顶层文件怎么弄?

请问:POWERLOGIC中的顶层文件怎么弄?

时间:10-02 整理:3721RD 点击:

我要画个44B0的板子     几个模块都画好了    现在就是不知道怎么制作顶层文件把各个模块整合起来,望各位赐教!

要是有制作实例 可以发到我油箱: liuc0731@126.com

谢谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top