關於keepout

我要add keepout ,防止palcement時，元件過近或疊加，但是爲什麽placement選項是灰色的?

謝謝

我發現在layout狀態下palcement選項就可以用；可是我是想在編輯Decal狀態，add keepout,做不了哦

我的都好好的呀，可以选palcement的

明白了，前面有點暈

你这个我还真不会弄呃！教一下嘛！

在元件编辑状态的时候是不可以add placement 的keepout。因这是矛盾的。如果你keepout的位置是不允许放元件的，但是你自己就是元件，这就没办法解释了。

要防止元件重叠，进行设计验证就好了。

能告诉我在哪里弄啊！想玩玩儿,

了解啦,謝謝drywell

用圖中黃色圈位置命令就OK啦！

你試試看

需要在建立封裝時，定義限制區域，比如不能貫孔，或者不能覆銅....

就在Decal editor中使用同樣命令，按照自己需求來做就OK啦

   难道每个元件都需要这样来设置keepout区域吗?比如不灌孔,或不铺铜,设定元件外框内为keepout区域,那么元件外框内就不可以灌孔或铺铜了,是这样吗?

設置后的效果的確如你所說

其實一般都不用這樣設置的,看具體需求，或者有特殊要求：

1.　爲了防止通孔貫在PAD上,可以ＰＡＤ大小為區域，畫Ｋｅｅｐｏｕｔ區域（不能貫孔）

２．有時比如電感下方，我們要避免覆銅，可设定元件外框内为keepout区域（不覆銅）

３．有些位置可能會和外界接觸，摩擦的位置，防止長期接觸，磨掉緑油，造成短路，就要設置ｋｅｅｐｏｕｔ區域，禁止任何有電氣特性的東東出現（ｖｉａ，ｔｒａｃｅ，ｃｏｐｐｅｒ都不要）

谢·