微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 请教在PADS Logic 中做元件问题,请各位高手指点指点!谢谢!

请教在PADS Logic 中做元件问题,请各位高手指点指点!谢谢!

时间:10-02 整理:3721RD 点击:

  小弟是初学POWER PCB 的, 在Lo Gic 中做元件(如一个20PIN的IC) 时,给PCB分配CAE 封装时遇到的问题, 就是在Gates框里定义每个脚的名字,但这些脚是同名的,如VCC,  GND ,  这样做出来的元件保存时出现错误警告,说是有脚同名,保存不了在库里, 请问这是什么问题啊?    请高手指点,指点,谢谢! 

  

要不让它出现错误信息,你可以用VCC1、VCC2、GND1、GND2来区分啊!也可以不用分,这个对做PCB没有多大问题(至少我的PCB没有出过问题)

我现在是这样区分的, 但我看到别人做的原理图,都是可以有重名的啊,  就是不知他们是不是用LOGIC 做的, 真谢谢你回贴吖!   不知你有用LOGIC 做原理图吗?       哪位高手可以给个肯定答案啊,LOGIC 做元件,PIN脚名可以重名吗?   

可以重名啊!按确定应该可以的,我的原理图也有很多IC的脚都是NC,只是画图时注意下网络不要弄错了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top