菊花链多负载问题，欢迎讨论

Hello,

 小弟最近布一个6层板子，CPU的静态总线接口32位的 输出电平LVTTL 3.3V/240mA

问题是我的静态总线上挂了5样东西，依次是SRAM, USB, Ethernet,Flash,CPLD

我想问问达人们，这样做会不会有危险，还有IBIS模型都没有，做不了仿真怎么办

需不需要加终端电阻?

THANKS IN ADVANCE

先考虑一下负载能力了。

其余的不怎么了解，你问问其他人看看。

自己顶一下 在线等