logic到layout导入网络表问题
时间：10-02
整理：3721RD
点击：
由于我使用的PCB是以前的,不过我去掉所有连线,没有去掉网络名字,我原理图的CPU的管脚定义改变,比如RESET从A13到N19,就产生这样的问题:
Mixing nets ADD10 D201 271 PWT D201 224
D201.U1 U2.E7
Mixing nets $$$19861 R4 2 MPUIO8 J1 29
R4.2 J1.29
......................
如何解决啊?谢谢！
是不是有受保护线的原因！