请问在PCB已经设计完成以后还会有一些属线存在是什么原因（检查过所有网络都连接完

PowerPCB里面是正常的，可能因为一些shape具有属性等等都会产生多余的飞线，可以不必考虑的。

可是这样看起来很乱的感觉，protel都能自动识别，为什么Powerpcb却不能呢?或者是否还有什么设置可以改善这种情况，谢谢执教。

尤其是gnd网络，我已经做过铺地铜箔了，可是地的属线还是显示出来了，重做pour manager的动作有时候属线会消失，有时候又不会消失。

确认完全连接后，鼠线隐藏就不会很乱了，没有大碍的