今天打孔时，出现："Standard Via:via usage for this net is restricted.&
时间：10-02
整理：3721RD
点击：
今天打孔时，出现："Standard Via:via usage for this net is restricted."怎么解决?
有哪位同仁知道的，请解释一下。谢谢！
没碰到过这种情况
从字面上来看，象是你的网络规则设置不允许用这种孔
将网表导入初始的PowerPCB，并没有设置网络规则，就是这样。
你可能在LOGIC里面设置了
我没有用Powerlogic，我画原理图用的是ORCAD。