微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
嵌入式设计讨论
>
FPGA,CPLD和ASIC
> 虚拟示波器(1)-AD采样芯片时序分析
虚拟示波器(1)-AD采样芯片时序分析
时间:10-02
整理:3721RD
点击:
一、TLC549时序分析
1、TLC549管脚图
2、时序图
3、时序分析 (1)nCS拉低后需要延时1.4us,然后发送发送CLOCK,先发送高电平;
(2)时钟频率最大为1.1MHZ,即时间最小为909ns。
(3)ad转换时间最短为17us,期间nCS需要置高电平。
上一篇:
cyclone4的JTAG口的问题
下一篇:
fifo实验(4)-基于数据流的功能验证
示波器
相关文章:
示波器里的平均功能
FPGA引脚输出电压峰峰值的问题
FPGA时序波形测出来好奇怪!
AD5686求助,有没有人用过,我的一直没有输出
使用system generator 设计了一个ifft ,结果总是不对
CONF_DONE拉高后又被拉低
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
求助vcs仿真xilinx的库的问题
新版破解器 Quartus II 13
Vivado中做MicroBlaze实验 S
“ Could not start or
modelsim仿真
VCS2016 求助
求助! modelsim显示 :
用Verilog语言编写SJA1000 C
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top