微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 虚拟示波器(1)-AD采样芯片时序分析

虚拟示波器(1)-AD采样芯片时序分析

时间:10-02 整理:3721RD 点击:


一、TLC549时序分析



1、TLC549管脚图





2、时序图






3、时序分析                    (1)nCS拉低后需要延时1.4us,然后发送发送CLOCK,先发送高电平;
          (2)时钟频率最大为1.1MHZ,即时间最小为909ns。
          (3)ad转换时间最短为17us,期间nCS需要置高电平。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top