xilinx，ddrmig文件中管脚分配
时间：10-02
整理：3721RD
点击：
使用xilinx spartan6，在工程中使用原语生成DDR控制器mig文件，DDR数据管脚定义发生改变，需要重新分配管脚，求告知，这个管脚分配要怎么弄
学习\学习\学习
还没人回答吗?我的问题：在xupv5-110T板子上，使用MIG生成DDR2 controller的IP时，在MIG的 reserve pins页面，选择fixed pin out ，进入 pin selection 页面，在绑定管脚时，有些管脚无法绑定，比如，FPGA芯片的K29无法绑定到DDR2_WE_B信号。