Xilinx 的Virtex2系列FPGA的主并配置模式怎么设置？

FPGA是xc2v3000，PROM用的是xcf16p。配置文件是mcs格式的，用jtag模式烧写进入prom的。
我在完成主串模式成功配置的基础上，将两者d1-d7数据接口分别相连，同时也将FPGA的csb和rdwrb接地，同时也将FPGA的m0m1m2调整为1.1.0，配置文件没有更改过，与主串使用的一致，可是却无法成功配置。我怀疑是配置文件的产生需要BITGEN设置，但是没有找到具体操作细节，请问有使用过主并模式的前辈给点建议吗?
或者请使用过主并配置模式的老师给个联系方式，进行交流！

真的希望有人能帮助我，主并模式与主串模式就多了几个接口。为什么就不能配置成功，知道和知乎都问了，现在就剩下问Xilinx的官方技术员了。