vivado下外部逻辑和MicroBlaze交换数据
时间：10-02
整理：3721RD
点击：
这是论坛一位仁兄的帖子
https://forums.xilinx.com/t5/%E7%BB%BC%E5%90%88%E6%8A%80%E6%9C%AF%E8%AE%A8%E8%AE%BA/%E6%B1%82%E5%8A%A9-%E5%A4%96%E9%83%A8%E9%80%BB%E8%BE%91%E5%92%8CMicroBlaze%E4%BA%A4%E6%8D%A2%E6%95%B0%E6%8D%AE/m-p/301099/highlight/true#M534
https://forums.xilinx.com/t5/%E7%BB%BC%E5%90%88%E6%8A%80%E6%9C%AF%E8%AE%A8%E8%AE%BA/%E6%B1%82%E5%8A%A9-%E5%A4%96%E9%83%A8%E9%80%BB%E8%BE%91%E5%92%8CMicroBlaze%E4%BA%A4%E6%8D%A2%E6%95%B0%E6%8D%AE/m-p/301099/highlight/true#M534
最近有个问题被困了好久，希望知道的大神能给一下解答，谢谢！
主要集中在vivado下microblzae和外部逻辑交互，采用的方式是外部逻辑通过AXI4将数据写到DDR3中，然后microblaze将数据从DDR3中读出。采用的是axi_burst_master的full模式，即自定义外设那，然后测试结果是外部逻辑和microblaze都可以单独对DDR3进行正常的读写操作，但是外部逻辑写入到DDR3中的数据在microblaze却读出不正确，读出的是ddr3中默认数据，microblaze写到DDR3中的数据在外部逻辑却可以正常读取到，暂时怀疑是没有写到DDR3中去，可能只是写到某一部分缓存中但并未真正写到DDR3中，困在这个地方好几天了，希望看到的话能给一下指导，不知道我这样实现流程对不对，谢谢。
流程框图：