微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问能仅仅用组合逻辑电路来设计一个异步状态机吗 来检测序列比如00011

请问能仅仅用组合逻辑电路来设计一个异步状态机吗 来检测序列比如00011

时间:10-02 整理:3721RD 点击:
从右边开始收   不能用触发器

状态机本来就是非常典型的时序逻辑!
如果用组合逻辑来实现,那就不要考虑状态机的思路了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top