xilinx spartan6 mcb核疑问

时间：10-02 整理：3721RD 点击：

DDR3配置中有一个配制叫做C_p0_mask_size 可以配置为4 8 16，大致解释为可用ddr3数据位数，这个参数是否必须和c_p0_data_port_size的32 64 128对应死?数据位32必须对应mask size 4 64对应8（假设内存是16位的），我现在认为是一一对应死的，如果配置为port_size 64,那么16位数据线岂不是只能用8位?这样很浪费?

那个一般都设置为0

上一篇：VHDL 语言问题在process里面 1 if语句块和2 case语句块两个我换下位置结果不一样
下一篇：新手学习verilog的两个问题

xilinx ddr3 相关文章：

XILINX可编程逻辑器件设计技术详解—何宾著
基于XILINX FPGA的OFDM通信系统基带设计—史治国
Xilinx ISE 12.2 调用 Modelsim 进行行为仿真详解
xilinx spartan原版英文教程
Xilinx程序下载方式
为什么网上很难找到用xilinx FPGA的视频资料？官方的太烂。