微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 新手求助:Quartus的加法器IP核仿真无结果

新手求助:Quartus的加法器IP核仿真无结果

时间:10-02 整理:3721RD 点击:
求助:用的Quartus13.0,选的modelsim仿真,Run Functional Simulation
        加法器IP核是Arithmetic下的ALTFP_ADD_SUB,设置是double precision,output latency是8。
        仿真时输出一直是0,偶尔给特别大的输入时,输出也会为一个特别大的数。
        请教各位怎么解决这个问题?谢谢各位:)



感谢小编,学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top