微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > maxplus ii 仿真CPLD门电路没有延时啊

maxplus ii 仿真CPLD门电路没有延时啊

时间:10-02 整理:3721RD 点击:
如图所示,我用非门的延时,提取出输入信号的边沿,但是仿真时非门无延时,没有结果。应该如何做啊。


这个要使用时序仿真了,不能使用功能仿真。时序仿真才会有延时输出。

也可能线没有接好?

由于是单片芯片,没有太多的连线,它的时延是很小的,仿真几乎看不出来

你一个 非门 延时多少啊

用延时单元符号实现小时间段延时 符号名称是lcell,maxplus貌似没有功能仿真,只能做时序仿真,要忽略延时做功能仿真 用quartus吧!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top