微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PCB设计学习讨论 > 介质层的最小厚度问题

介质层的最小厚度问题

时间:10-02 整理:3721RD 点击:
请高手指点下,在设置层叠 的 时候,conductor   dielectric   plane   各层 可以设置的最小厚度是多少

最小芯板厚度0.05mm,你是问软件中设置吗?这个没任何意义,介质层厚度主要是由结构(板厚)和阻抗决定的;当然影响这两方面的因素很多,如:层数,铜厚,介电常数等等



帮我看下,我为了满足阻抗要求
这样设置  的PCB能不能生产出来。

有一层的铜厚  设置的0.012mm,不知道能不能实际生产出来。

阻抗计算都有专业的软件,比如:SI9000.SI8000等;设计软件中可以模拟阻抗,但误差太大,因此很少有人用;你这里面参数怎么设置,PCB厂家都不会理的。内层常规是18um和35um铜

上一篇:背钻工艺!
下一篇:valor工具

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top