DDR走线等长，板层厚度要考虑么？

绕等长线，AD9里面忽略板厚度的，初步算一下，芯片DATASHEET里面要求DDR数据线长度差值要控制在50mil，但是板厚却1.6mm（63mil），如果走线从top走到bottom就已经长了60mil了，等长很不严格，如何衡量这个影响?

正常情况下同组的线打同样多的过孔，不能多也不能少，并且同组走线也要在同一层

这个比较难做到吧。看公司一些前辈的作品也没有这样做。前段时间做的一款hi3516的板子，没考虑这些，跑600mhz没问题，更高频没试过。

尽力走同层就解决这个问题了。 不同层信号的速度会不同的。我们也出现过实在走不了同层的板子，也没出问题。

不敢冒险，尽量同层