74AHC32 的逻辑图，最后加了两级的非？
时间：10-02
整理：3721RD
点击：
如下图. 为何， 74AHC32 的逻辑图的最后加了两个非。
1. 不加， 逻辑上也正确。
2. 为了增加延迟吗?
3. 还是为了驱动TTL?
谢谢！
1. 不加， 逻辑上也正确。
2. 为了增加延迟吗?
3. 还是为了驱动TTL?
谢谢！
OR logic Diag
打完收工！
看！
沒有啦！我是叫大家看內容。
mark
4楼这个图片，比小编的问题亮得多。个人认为是同步时序。
学习了~