微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 高速板顶层普通的利弊

高速板顶层普通的利弊

时间:10-02 整理:3721RD 点击:



如上图,在画一般的ARM板时,不知大家的对顶层和信号层的铺铜策略是什么样的。
因为个人觉得有时候铺铜并没有很好的包裹信号线,造成半边有“地”半边无的现象。也没做过仿真不知道这种显现对信号是否有影响。
这种情况大家是如何取舍的?铺还是不铺?

我实物对比过,EMI有一点点改善(有的地方大概2-3db左右,可以忽略不计),高速线的信号质量没差别。
即使地包好了对外层信号线作用也不大,因为对信号线参考的只有铜皮的高度,大概就0.7-1.4mil。
板子画的很漂亮,AD10还是14画的?

一般这种地方不铺铜  如LS所说  改善非常有限,而且如果哪里处理不好,还会造成反面影响

学习了!画了这么多ARM平台的板子了,这个问题每次都在快画完板子的时候纠结我一下,唉。
这个是用AD10画的(业余的设计用AD10,在公司用orcad+allegro)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top