求助原理图设计中根据什么知道哪些信号需要上下拉，我看芯片的datasheet并没有提示！

上下拉都可以控制吧，上拉还是下拉得根据你自己电路来选择吧。比如某低电平有效的器件，在MCU起来之前我需要他工作，加下拉。在mcu起来之后，我不需要它工作，我就给它置高呀。

长见识了，还可以这么干

低电平有效你加下拉，不就一直有效吗，那你还控制什么！

LS所言极是！

输入的信号低电平有效的加上拉，不过好多自带上下拉

低电平有效加上拉?不是高电平?

他应该写错了吧。低电平有效应该是加下拉吧！

低电平有效的时候 ，上拉

哦，对的，低电平有效的是上拉！

oc和od门电路一般通过电阻上拉

一般芯片的规格书里有GPIO口的默认设置的，有的是pull up有的是pull down，在GPIO上面加上拉有可能是提高驱动能力，也有可能是因为系统刚开始运行BOOT的时候GPIO处于不定状态，因此选用GPIO时要注意它的默认设置；低电平有效的要尽量加上拉，切默认为高电平，这样才能防止上电时误操作。

谢谢你耐心解答！

谢谢耐心解答