关于FPGA与DDR的接口时钟
时间：10-02
整理：3721RD
点击：
现在的方案是，用的是DDR3，要求DDR3工作在800MHz主频下，那么FPGA给DDR3的时钟信号应该是400MHz吗?求大神解答，小弟不胜感激啊~
DDR3工作在800MHz，时钟就是800，数据1600，所以叫DDR-1600.
哦，对的。我描述错了，就是要让DDR3的读写速率是800Mbps，那么FPGA给DDR3的时钟信号应该是400MHz，也就是2倍的关系，对吧?
正确！
那能不能让DDR3内存降频使用呢?比如说DDR3的时钟频率范围是667MHz到1866MHz，那能不能给DDR3的输入时钟能不能低于667MHz呢?
内存降频使用没问题，关键是FPGA的内存控制器能否支持低频，从硬件角度出发，这些都没问题，软件要设置的东西会多一些。
好的，非常感谢您的耐心讲解！
从硬件角度出发，这些都没问题