微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > ddr2 125M時序問題,跪求!

ddr2 125M時序問題,跪求!

时间:10-02 整理:3721RD 点击:
高手們,對於125M的ddr2clk差分對與數據線和地址線相差300mil,還能調通嗎?跪求解答!

应该没有问题

绝对可以!

应该没有问题

300mil只相差大概40-50ps而已。

真是太感謝啦!

太感謝啦

太感謝啦!

关键是小编的时钟和速率都比较低,只要整体走线比较短,这点长度差不会有任何问题的!

绝对可以 600mil都没有问题

还有一个问题是DDR2的颗粒要求的工作频率范围要查datasheet看清楚噢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top