PCB测试点制作的一般要求
时间：10-02
整理：3721RD
点击：
关键性元件需要在PCB上预设测试点。用于焊接外貌组装元件的焊盘不容许兼作检测点，必须另外预设专用的测试焊盘，以保证焊点检测和生产调试的没事了进行。用于测试的焊盘尽可能的安排于PCB的统一侧面上，即便于检测，又利于减低检测所花的费用。
1.工艺预设要求
(1) 测试点间隔PCB边缘需大于5mm；
(2) 测试点不可被阻焊药或文字油墨笼罩；
(3) 测试点最佳镀焊料或选用质地较软、易贯串、不易氧化的金属，以保证靠患上住接地，延长探针施用寿命
(4) 测试点需放置在元件周围1mm之外，制止探针和元件撞击；
(5) 测试点需放置在定位孔（配合测试点用来精确定位，最佳用非金属化孔，定位孔误差应在±0.05mm内）环状周围3.2mm之外；
(6) 测试点的直径不小于0.4mm，相邻测试点的间距最幸亏2.54mm以上，但不要小于1.27mm；
(7) 测试面不能放置高度超过6.4mm的元器件，过高的元器件将导致在线测试夹具探针对测试点的接触不良；
⑻ 测试点中间至片式元件端边的间隔C与SMD高度H有如下关系：SMD高度H≤3mm，C≥2mm；SMD高度H≥3mm，C≥4mm。
(9) 测试点焊盘的巨细、间距及其布局还应与所采用的测试设备有关要求相匹配。
2.电气预设要求 (1) 尽量将元件面的SMC/SMD测试点通过过孔引到焊接面，过孔直径大于1mm，可用单面针床来测试，减低测试成本；
(2) 每个电气接点都需有一个测试点，每个IC需有电源和接地测试点，且尽可能接近元件，最幸亏2.54mm之内；
(3) 电路走线上设置测试点时，可将其宽度放大到1mm；
(4) 测试点应均匀分布在PCB上，削减探针压应力集中；
(5) PCB上供电线路应分区域设置测试断点，以便电源去耦合或妨碍点查询。设置断点时应考虑恢复测试断点后的功率承载能力。
－－－－－－－－－－－－－－－
问：PCB板如何留测试点?
答： 今日电子产品越趋轻薄短小，PCB之预设布线也越趋复杂坚苦，除需统筹功能性与安全性外，更需可生产及可测试。兹就可测性之需求，提供法则供预设布线工程师参考。如能注重为之，将可为贵公司省下可观之治具制作费用并促进测试之靠患上住性与治具之施用寿命。
LAYOUT法则
1.虽然有双面治具，但最佳将被测点放在统一面。以能做成单面测试为考虑重点。
若有坚苦则TOP SIZE针点要少于BOTTON SIZE。
2. 测点优先级：Ⅰ. 测试点 (Test pad) Ⅱ. 零件脚(Component lead) Ⅲ. 贯串孔(Via hole)-->但不可Mask.
3. 二被测点或被测点与预钻孔之中间距不患上小于1.27mm(50mil)。以大于2.54mm(100mil)为佳。其次是1.905mm(75mil)。
4. 被测点应离其附近零件(位于统一面者)至少2.54mm。如为高于3mm零件，则应至少间距3.05mm。
5. 被测点应平均分布于PCB外貌，制止局部密渡过高。
6. 被测点直径最佳能不小于0.7mm(28mil)，如在上针板，则最佳不小于1.00mm，外形以正方形较佳( 圆的也可)
7. 空脚在可容许的规模内，应考虑可测试性，无测试点时，则须拉点。
8. 定位孔要求：Ⅰ. 每一片PCB须有 2个以上之定位孔，且孔内不能沾锡。 (孔径至少3mm)
Ⅱ. 选择以对角线，间隔最远之2孔为定位孔。(分布于四边)
9. CAD GERBER FIEL有否转换成CAM (FAB-MASTER)兼容程序。
10. 螺丝孔边距TEST-PAD至少6mm。
11. 每个NET是不是有留 TEST-PAD。
12. TEST-PAD SIZE锡面是不是为3mil。
13. TEST-PAD TO TEST-PAD中间点间隔至少54mil。
14. TEST-PAD距板边至少5mm。
15. SMD CHIP1206以上零件之PAD边缘距TEST-PAD 中间至少100mil。
16. SMD CHIP1206以下零件之PAD边缘距TEST-PAD中间至少60mil。
17. SOIC 与TEST-PAD间隔，若为横向至少间隔50mil，直向至少间隔35mil。
18. PCB厚度至少要0.62" (1.35mm)，厚度少于此值之PCB容易板弯，需特殊处理。
19. 制止将测点置于SMT零件上。非但可测面积太小不靠患上住，而且容易伤害零件。
20. 制止施用过长零件脚(大于0.17" ；4.3mm)或过大的孔径(大于1.5mm)为被测点。
21. 由DEVICE UNDER TEST PADS至TEST PADS的误差： 0.05mm
22. 在CONDUCT PROBE侧的零件高度6.5mm之内。
23. PAD内不可有贯串孔。
24. 所有NET LIST须拉TEST POINT，而不是用VIA HOLE。
25. IC & CONNECTOR之NC未施用PIN须拉出TEST POINT。
26. TEST POINT不可LAY于零件BODY内，不可被其它组件盖住。
27. 若有版本进阶，则原有之TEST-PAD尽可能不变动, 不然需重开治具。
28. GUIDE PIN为2.8∮或 3.0∮
DXP中的测试点制作
● 直接双击过孔，也可以弹出 过孔 属性设置对话框。
● Testpoint 复选项：用于设置 过孔 是不是作为测试点，注重可以做测试点的只有位于顶层的和底层的过孔
1.工艺预设要求
(1) 测试点间隔PCB边缘需大于5mm；
(2) 测试点不可被阻焊药或文字油墨笼罩；
(3) 测试点最佳镀焊料或选用质地较软、易贯串、不易氧化的金属，以保证靠患上住接地，延长探针施用寿命
(4) 测试点需放置在元件周围1mm之外，制止探针和元件撞击；
(5) 测试点需放置在定位孔（配合测试点用来精确定位，最佳用非金属化孔，定位孔误差应在±0.05mm内）环状周围3.2mm之外；
(6) 测试点的直径不小于0.4mm，相邻测试点的间距最幸亏2.54mm以上，但不要小于1.27mm；
(7) 测试面不能放置高度超过6.4mm的元器件，过高的元器件将导致在线测试夹具探针对测试点的接触不良；
⑻ 测试点中间至片式元件端边的间隔C与SMD高度H有如下关系：SMD高度H≤3mm，C≥2mm；SMD高度H≥3mm，C≥4mm。
(9) 测试点焊盘的巨细、间距及其布局还应与所采用的测试设备有关要求相匹配。
2.电气预设要求 (1) 尽量将元件面的SMC/SMD测试点通过过孔引到焊接面，过孔直径大于1mm，可用单面针床来测试，减低测试成本；
(2) 每个电气接点都需有一个测试点，每个IC需有电源和接地测试点，且尽可能接近元件，最幸亏2.54mm之内；
(3) 电路走线上设置测试点时，可将其宽度放大到1mm；
(4) 测试点应均匀分布在PCB上，削减探针压应力集中；
(5) PCB上供电线路应分区域设置测试断点，以便电源去耦合或妨碍点查询。设置断点时应考虑恢复测试断点后的功率承载能力。
－－－－－－－－－－－－－－－
问：PCB板如何留测试点?
答： 今日电子产品越趋轻薄短小，PCB之预设布线也越趋复杂坚苦，除需统筹功能性与安全性外，更需可生产及可测试。兹就可测性之需求，提供法则供预设布线工程师参考。如能注重为之，将可为贵公司省下可观之治具制作费用并促进测试之靠患上住性与治具之施用寿命。
LAYOUT法则
1.虽然有双面治具，但最佳将被测点放在统一面。以能做成单面测试为考虑重点。
若有坚苦则TOP SIZE针点要少于BOTTON SIZE。
2. 测点优先级：Ⅰ. 测试点 (Test pad) Ⅱ. 零件脚(Component lead) Ⅲ. 贯串孔(Via hole)-->但不可Mask.
3. 二被测点或被测点与预钻孔之中间距不患上小于1.27mm(50mil)。以大于2.54mm(100mil)为佳。其次是1.905mm(75mil)。
4. 被测点应离其附近零件(位于统一面者)至少2.54mm。如为高于3mm零件，则应至少间距3.05mm。
5. 被测点应平均分布于PCB外貌，制止局部密渡过高。
6. 被测点直径最佳能不小于0.7mm(28mil)，如在上针板，则最佳不小于1.00mm，外形以正方形较佳( 圆的也可)
7. 空脚在可容许的规模内，应考虑可测试性，无测试点时，则须拉点。
8. 定位孔要求：Ⅰ. 每一片PCB须有 2个以上之定位孔，且孔内不能沾锡。 (孔径至少3mm)
Ⅱ. 选择以对角线，间隔最远之2孔为定位孔。(分布于四边)
9. CAD GERBER FIEL有否转换成CAM (FAB-MASTER)兼容程序。
10. 螺丝孔边距TEST-PAD至少6mm。
11. 每个NET是不是有留 TEST-PAD。
12. TEST-PAD SIZE锡面是不是为3mil。
13. TEST-PAD TO TEST-PAD中间点间隔至少54mil。
14. TEST-PAD距板边至少5mm。
15. SMD CHIP1206以上零件之PAD边缘距TEST-PAD 中间至少100mil。
16. SMD CHIP1206以下零件之PAD边缘距TEST-PAD中间至少60mil。
17. SOIC 与TEST-PAD间隔，若为横向至少间隔50mil，直向至少间隔35mil。
18. PCB厚度至少要0.62" (1.35mm)，厚度少于此值之PCB容易板弯，需特殊处理。
19. 制止将测点置于SMT零件上。非但可测面积太小不靠患上住，而且容易伤害零件。
20. 制止施用过长零件脚(大于0.17" ；4.3mm)或过大的孔径(大于1.5mm)为被测点。
21. 由DEVICE UNDER TEST PADS至TEST PADS的误差： 0.05mm
22. 在CONDUCT PROBE侧的零件高度6.5mm之内。
23. PAD内不可有贯串孔。
24. 所有NET LIST须拉TEST POINT，而不是用VIA HOLE。
25. IC & CONNECTOR之NC未施用PIN须拉出TEST POINT。
26. TEST POINT不可LAY于零件BODY内，不可被其它组件盖住。
27. 若有版本进阶，则原有之TEST-PAD尽可能不变动, 不然需重开治具。
28. GUIDE PIN为2.8∮或 3.0∮
DXP中的测试点制作
● 直接双击过孔，也可以弹出 过孔 属性设置对话框。
● Testpoint 复选项：用于设置 过孔 是不是作为测试点，注重可以做测试点的只有位于顶层的和底层的过孔
好多话不怎么能读懂啊
谢谢分享学习了
学习