PADS中的验证设计

高手们你们好：
    这个问题一直困惑很长时间，请多多指教。
   在“ verify design”的connectivity的检查当中总是出现“subnet #1 of GND”和“subnet #1 of +5V”等。请问下这是什么原因！谢谢！
                 一个爱思考的菜鸟！

偶表示被难住了